FPGA | PLC
关注问题
分享

在FPGA设计中,如何对某个信号做任意长的延时?

屈先生深圳柯思科FPGA硬件工程师2018年8月30日
邀请用户,快速帮你回答问题

文成

国内某软硬件方案公司 硬件菜鸟

邀请回答

峰暴

华南理工大学 机械制造及其自动化专

邀请回答

帮我想个名字

某半导体公司 IC设计工程师

邀请回答

韩茂

哈工大深圳 微电子

邀请回答

计儒

上海理工大学 光电信息工程

邀请回答
换一换
3个回答
0对我有帮助
0帮助不大

刘彤

某人工智能公司 FPGA硬件工程师

使用移位寄存器在FPGA中对信号进行延时是一种好方法。Xilinx Virtex架构中每个对照表(LUT)都能够设置成为具有可编程深度(最多为16)的移位寄存器。这就提供了一种高效的途径来在FPGA中实现移位寄存器。无须使用触发器就可以实现一个16位寄存器。作为一个好的设计习惯,任何情况下都不要通过闸延迟来实现延迟逻辑。

2018年8月30日
查看全部3个回答
写回答
登录后回答

在FPGA设计中,如何对某个信号做任意长的延时?

写回答