FPGA | PLC 半导体产业
关注问题
分享

请教一下各位,为何图中的程序(上面的)可以得到正确的6分频?

为何上面的可以得到正确的6分频?而下面的错误?

我看RTL视图是一样的。。

吴越潇福普森科技有限公司自动化技术工程师2019年1月8日
邀请用户,快速帮你回答问题

刘彤

某人工智能公司 FPGA硬件工程师

邀请回答

文成

国内某软硬件方案公司 硬件菜鸟

邀请回答

陈亚超

天津中环半导体股份有 业务经理

邀请回答

洁洁

某金融公司 行业分析师

邀请回答

齐哥

某银行旗下装备制造金融事业部 行业分析师

邀请回答
换一换
3个回答
6对我有帮助
0帮助不大

谢雄民

欣瑞达电子 PLC工程师

你数一下两个图每个周期到底是几个就知道了,上图是6分频,下图是3分频。

只有一种可能了,两个always块这个在时序上是不是会出现问题,在cnt等于2的时候clk_25m多跳了一次,猜测哈,你把cnt加到仿真里看一下就知道了,看一下clk_25m在跳变的时候cnt的情况就清楚了。

上边那个出6分频的我感觉是在cnt等于2的时候讲cnt和clk_25m同时跳转,就不会存在问题,下边那个等于人为的引入了误差。。

2019年1月8日
查看全部3个回答
写回答
登录后回答

请教一下各位,为何图中的程序(上面的)可以得到正确的6分频?

写回答