IC老司机
成就值:229芯币:436

    这家伙很懒,什么都没有留下

    0
    关注了
    3
    关注者
    技术
    数字IC设计之ICC_lab总结二:

    首先先写出大概的流程,然后是一些教材的理论知识总结,最后是进行lab2的一些流程概述。教材的理论知识总结主要是:数字集成电路物理设计学习总结——布图规划和布局

    2019年3月18日
    0
    0
    技术
    数字IC设计之ICC_lab总结一:数据设置和基本流程

    最近在学习后端的流程,做lab是最好不过了。但是有时候做过了lab,过了一段时间之后就会忘记,因此需要自己总结一下,加强印象。

    2019年3月13日
    0
    1
    技术
    DC与Tcl使用学习心得十一:常用到的命令(示例)总结

    本文将描述在Design Compliler中常用到的命令,这些命令按照流程的顺序进行嵌套讲解,主要是列举例子

    2019年3月8日
    0
    0
    技术
    DC与Tcl使用学习心得十:综合后处理

    前面也讲了一些综合后的需要进行的一些工作,这里就集中讲一下DC完成综合了,产生了一些文件,我们就要查看它生成的网表和信息,下面就来介绍DC综合完成之后要进行哪些工作

    2019年3月6日
    0
    1
    技术
    DC与Tcl使用学习心得九:其他的时序约束选项(二)

    主要内容如下:异步设计路径和逻辑上不存在的路径的时序约束(时序例外)、多时钟周期的时序约束、分频电路和多路时钟传输的时钟约束、实战

    2019年3月5日
    0
    1
    技术
    DC与Tcl使用学习心得八:其他的时序约束选项(一)

    之前讲了基本的时序路径约束,现在我们来看一下其他的约束,然后通过实战来讲解一些其他的约束。实战中也没有前面的“理论”中的约束类型,但是可以通过实战来了解其他的约束。

    2019年3月4日
    0
    0
    技术
    DC与Tcl使用学习心得七:DC的逻辑综合与优化

    对进行时序路径、工作环境、设计规则等进行约束完成之后,DC就可以进行综合、优化时序了,DC的优化步骤将在下面进行讲解。

    2019年3月1日
    0
    0
    技术
    DC与Tcl使用学习心得六:环境、设计规则和面积约束

    本文的主要内容是讲解(约束针对的是逻辑综合下的约束,而实战部分则是在DC的拓扑模式下进行):

    2019年2月28日
    0
    1
    浏览更多